推 armfire1911 : 比喻蠻好懂得 11/11 20:36
推 MartianIT : 感謝但承認我看不懂 @@ 11/11 20:38
→ sedgewick : 啊, 哪段看不懂? 我最近在練習寫文章, 快跟我說~~ 11/11 20:42
推 ejsizmmy : 能不能順便說說那顆匠師雷達~？ 11/11 20:44
→ ejsizmmy : 然後我很好奇收發做分開會有什麼缺陷 11/11 20:45
→ ejsizmmy : 有不少方案都是收發分別做開的 11/11 20:46
→ MartianIT : 隔行如隔山沒辦法 一日生科一生科科 XD 11/11 20:46
→ cwchang2100 : 有種東西叫做FPGA,現代雷達都搞SDR(軟體定義無線電) 11/11 21:04
→ auther : 可以用像 LoRa 一樣用 ML 辨認訊號 symbolXD 11/11 21:12
→ sedgewick : FPGA 不夠快啦, CPU 都不夠快了... XD 11/11 21:13
→ sedgewick : SDR 其實就是我最後寫的那一段, 軍用要挑戰極限... 11/11 21:14
→ sedgewick : 要挑戰極限的話就要調整得很好, 硬體也要有... 11/11 21:14
→ sedgewick : 收發分開主要的問題是訊號不好同步. 11/11 21:15
→ sedgewick : 譬如 stretch processing, 這要有一個 oscillator 11/11 21:16
→ sedgewick : 你如果做在同一個電路裡的話, 問題就相對單純. 11/11 21:16
→ sedgewick : Martian 兄, 下次準備一個平易近人的主題給你... 11/11 21:17
→ sedgewick : 匠師雷達這個我看一下的感覺是說... 嗯, 要切主題寫 11/11 21:19
→ sedgewick : 光是那 digital adaptive beamforming 就要查細節了 11/11 21:19
推 ejsizmmy : 就是因為師匠比較複雜（flak自己也矇了）所以我覺 11/11 21:27
→ ejsizmmy : 得剛好可以說一下 11/11 21:27
→ sedgewick : 嗯對, 是好題目, 但就是那個 adaptive 讓我很在意. 11/11 21:30
→ sedgewick : 我大概翻了一下, 匠師雷達看起來是 AESA 的設計拿來 11/11 21:32
→ sedgewick : 做 PESA 用... 這個還好. 11/11 21:32
→ sedgewick : 但我會猜, 之所以它只能是 PESA, 可能就是 AESA 的 11/11 21:33
→ sedgewick : AESA 的功能被拿去做這個 adaptive beamforming. 11/11 21:33
→ sedgewick : 只是說這個一下子沒查到是什麼黑科技, 看名字猜的. 11/11 21:34
→ sedgewick : 我這幾天查查看有什麼蛛絲馬跡, 看有沒有辦法寫 11/11 21:35
推 ja23072008 : 之前看過用螢幕比喻。 11/11 21:36
→ ja23072008 : PESA像液晶螢幕，雖然面板可以改變圖像，但要靠後 11/11 21:36
→ ja23072008 : 面的背光模組發光才能看到影像。 11/11 21:36
→ ja23072008 : AESA像OLED面板，面板本身同時可以發光跟顯示圖像。 11/11 21:36
→ ja23072008 : 997則是改進背光源的液晶面板 ，有分區調光技術可 11/11 21:36
→ ja23072008 : 做到類似OLED面板的對比度。 11/11 21:36
推 Bupolo : 先推~ 11/11 21:36
→ sedgewick : ja 兄說的差不多, 電路設計跟元件是長那樣沒錯. 11/11 21:38
→ sedgewick : 只是我也發現螢幕的比喻是本來懂的人才知道說什麼. 11/11 21:40
→ sedgewick : 所以還是要練習用別種方法解釋一輪, 我在練這個 XD 11/11 21:41
→ driver0811 : feature extraction 11/11 21:46
→ sedgewick : 難怪 ej 兄會說 flak 寫得怪怪的, 我也看到了. 11/11 21:46
→ sedgewick : 其實哦, 有 beamforming 能力的一定都能轉動波束. 11/11 21:49
推 daydream314 : 推好文 請教如果硬體夠 stretch processing 也可以 11/11 21:49
→ sedgewick : 因為 beamforming 本來就是用來做這個的. 11/11 21:49
推 chyx741021 : 匠師很特別啊，它甚至不是相位陣列雷達不是嗎？ 11/11 21:50
→ sedgewick : chyx 兄, 我正在惡補中... 你有什麼好料嗎? :D 11/11 21:50
→ sedgewick : day 兄是說硬體夠力, 軟體可不可以做 stretch 嗎? 11/11 21:51
推 daydream314 : 平行處理嗎? 就是多個LO配多個predefined range 11/11 21:51
→ sedgewick : 但硬體夠力的話就不用 stretch processing 了. 11/11 21:52
→ sedgewick : 哦哦我搞錯 day 兄意思... homemade radar 可以. 11/11 21:52
→ sedgewick : 很多 SDR 其實就教你怎麼用 GPU 硬幹... 11/11 21:53
推 chyx741021 : 沒有沒有，我也是看Flak而已 :p 11/11 21:53
→ chyx741021 : 也希望可以從sed 大這裡學習～ 11/11 21:53
→ daydream314 : 多個 A/D 多個matched filter之類 11/11 21:53
→ sedgewick : 但是這種純軟體的做法推不到極限, 極限一定壓更凶 11/11 21:53
→ sedgewick : 欸我好像還是講太快... 你是說好幾個 LO 嗎? 11/11 21:55
→ sedgewick : 這......我第一個反應是 cross-talk 應該很嚴重. 11/11 21:56
推 daydream314 : SDR 和現代電戰真的是 GPU/FPGA 11/11 21:56
→ sedgewick : 電戰可以用 FPGA 啊, 那個沒有要偵測微小訊號... 11/11 21:58
→ sedgewick : 反而需要彈性跟即時的調整, 這點跟雷達不太一樣. 11/11 21:59
推 daydream314 : 硬體夠力的話就不用 stretch processin 這句話不懂 11/11 22:01
推 edison : 上次看自制AESA雷達的ytr,似乎是可以用行動基地台 11/11 22:07
推 daydream314 : 我本以為analog domain用硬體實現 現在也是SDR? 11/11 22:07
→ edison : 當信訊源,陣列天線接收來做目獲 11/11 22:07
→ sedgewick : 其實是說推到極限的話 analog filter 原則上要硬體 11/11 22:16
→ sedgewick : edison 兄說的那個還挺有創意的... 11/11 22:17
→ sedgewick : 國外 youtuber 是蠻多在講 home-made radar 的. 11/11 22:17
→ sedgewick : 連 AESA 都有車庫加工的產品, BOM 表三百鎂之類 XD 11/11 22:19
推 ryannieh : 推認真文 11/11 22:21
推 edison : 如果訊號源同步可以解決,拿基地台來抓無人機應該是 11/11 22:42
→ edison : 滿好用的 11/11 22:42
推 daydream314 : edison網友提的如果以商用就是6G 11/11 22:47
→ daydream314 : sensing and communication 我也覺得有潛力變軍用 11/11 22:47
→ daydream314 : 抓無人機 11/11 22:48
→ sedgewick : 不要推到極限, 用一堆便宜的 home-made radar 取代 11/11 23:00
→ sedgewick : 這個也真的是一條路沒錯... 11/11 23:01
推 ejsizmmy : 就是因為這個很有趣所以我才說可以研究，因為Flak 11/11 23:31
→ ejsizmmy : 後來說匠師這玩意他發現不是ESA 11/11 23:31
推 HAHAHUNG : 好文推 11/11 23:32
推 ry3298 : 推 11/12 00:04
推 kdjf : beam forming有時只是為了讓beam效果更好(減少旁波 11/12 00:15
→ kdjf : 瓣、用組合束增加角解析度、甚至玩多波束)，不一定 11/12 00:15
→ kdjf : 會做成可以掃描的版本 11/12 00:15
推 kdjf : 也能做可變波束，掃描/追蹤/警戒用不同孔徑甚至類型 11/12 00:19
→ sedgewick : kdjf 兄說得沒錯, AESA/PESA 波束轉向只是其一而已 11/12 00:25
噓 cwchang2100 : 你用過FPGA嗎? FPGA不夠快?! 直接的硬體怎麼不夠快? 11/12 00:43
推 ejsizmmy : FPGA不是最直接的硬體，所以速度上雖然快但不是最 11/12 00:46
→ ejsizmmy : 快 11/12 00:46
→ sedgewick : 呃, 我在竹科待過三年的 design house... 11/12 00:47
→ sedgewick : 現在公司也有產品是用 FPGA 取代 MCU... 是不太快啊 11/12 00:48
→ cwchang2100 : FPGA主要是能自己設計,以數位來說,算是直接的硬體. 11/12 00:48
→ sedgewick : 或說不是 digital FPGA, 是很潮的 analog FPGA? XD 11/12 00:49
→ cwchang2100 : FPGA能極大的平行化,主要看設計者有啥厲害的演算法. 11/12 00:49
→ sedgewick : 這就是問題, 數位電路在這裡就是不夠快... 真的. 11/12 00:49
→ sedgewick : cw 兄你可以去查為什麼有 stretch processing... 11/12 00:50
→ cwchang2100 : 主要是平行的演算法,還可以直接存取記憶體. 11/12 00:50
→ sedgewick : 這個東西不要說 FPGA 了, 連 GPU 串連都撐不住. 11/12 00:50
→ cwchang2100 : stretch processing其實主要就是省錢! 11/12 00:51
→ cwchang2100 : 因為好的大頻寬ADC/DAC太貴,沒辦法,只好用Analog省. 11/12 00:51
→ sedgewick : 我因為一天到晚都在解電磁波, 這些運算當量是很熟的 11/12 00:51
→ sedgewick : 沒這回事, 連世界頂級的 ADI & TI 都叫你用 stretch 11/12 00:52
→ sedgewick : processing... 11/12 00:52
→ cwchang2100 : 我手上剛好有Xilinx的SDR的FPGA! 11/12 00:54
→ cwchang2100 : Stretch processing的硬體你有看過嗎?長啥樣子? 11/12 00:54
→ sedgewick : 這個我倒是只有參考設計, 這個算嗎? XD 11/12 00:55
→ cwchang2100 : 我們講的是類比的硬體,要看實物.怎麼算你應該知道吧 11/12 00:57
→ sedgewick : 不過我看不懂電路圖, 我先問 cw 兄另一個問題... 11/12 00:57
→ sedgewick : 你那個 SDR 的 pulse compression 長什麼樣子? 11/12 00:57
→ auther : 樓上2 為該不會同事吧XD 11/12 00:57
→ sedgewick : 我不是 EE 哦, 我是專門負責電磁波散射跟模擬的... 11/12 00:58
→ sedgewick : 絕對不是同事... 嘿嘿. 11/12 00:58
→ sedgewick : 那些電路我一個也不會畫, 但我會用, EE 反而不會用 11/12 01:01
推 kdjf : 資訊理論:不讓類比前級處理掉垃圾雜訊[降noise]，全 11/12 01:01
→ kdjf : 紀錄下來的話一來會多很多digitizer noise(再好的AD 11/12 01:01
→ kdjf : C都有不完美[增noise], 越多次取樣越糟)、二來要花 11/12 01:01
→ kdjf : 不成比例的算力浪費在雜訊上甚至是完全找不到訊號喔 11/12 01:01
→ sedgewick : 對, 一直都是 kd 兄說的這個問題... 11/12 01:03
→ sedgewick : 你一個 pulse 內含頻寬只有 20MHz, 那當然隨便解. 11/12 01:03
→ sedgewick : 頂級的都用 1GHz 在討論, 你只有 10us 能處理... 11/12 01:04
→ cwchang2100 : pluse compression就是做Linear FM,並不是太困難. 11/12 01:04
→ sedgewick : 然後說平行處理? 我跟你說連 memory 搬資料都來不及 11/12 01:05
→ sedgewick : 嗯, 其實我一直強調要壓到極限... 這是關鍵. 11/12 01:06
→ cwchang2100 : 1GHz的頻率其實沒什麼,1GHz的頻寬,那個儀器就天價. 11/12 01:07
→ sedgewick : 是的... clock rate 小事, bandwidth 大事. :) 11/12 01:07
→ cwchang2100 : 你講這種極限的東西,其實並沒有多大意義.因為大部分 11/12 01:08
→ cwchang2100 : 根本是用不上.反而有些不切實際. 11/12 01:08
→ sedgewick : 嗯, 我那個例子到處都有啦, wiki, MIT 林肯實驗室.. 11/12 01:09
→ sedgewick : 連 matlab 都是用 1GHz 的 pulse compression 舉例 11/12 01:09
→ cwchang2100 : 我們可以天天討論幾千萬噸等級的氫彈多厲害. 11/12 01:10
→ sedgewick : 但軍規就長這樣, 民用雷達還可以討論 relaxation. 11/12 01:10
→ cwchang2100 : 但是,這種東西偏離現實,並沒有多大意義. 11/12 01:10
→ cwchang2100 : 你講的東西都是紙面上的研究題材.就像Stretch咚咚, 11/12 01:12
→ sedgewick : 嗯, 我查 wiki 給你比較快... 11/12 01:12
→ cwchang2100 : 講得天花亂墜,但是你有看過幾個實體?? 這不是很搞笑 11/12 01:12
→ sedgewick : 你往下捲到 stretch processing... 11/12 01:13
→ cwchang2100 : 我都有SDR的板子,你跟我列Wiki,不要笑死我了好嗎? 11/12 01:14
→ sedgewick : 它就特別標註 df can be ... even over 1GHz. 11/12 01:14
→ sedgewick : 我就一直說你那個 SDR 就不是軍規的啊... O_O 11/12 01:14
→ sedgewick : youtuber 很多做雷達的根本不需要掛 pulse comp. 11/12 01:15
→ cwchang2100 : 你先找出一個類比的Stretch Processor的硬體照片. 11/12 01:15
→ cwchang2100 : 你講這麼多,我只要求這一點點,應該不過分吧! :) 11/12 01:15
推 kdjf : 有沒有想過你沒看到先進的是因為ITAR... 11/12 01:17
→ sedgewick : 好, 我找找看; 不過 cw 兄你拿著一個例子說全世界. 11/12 01:17
→ cwchang2100 : 你怎麼知道不是軍規,FPGA的軍規也只是溫度範圍和 11/12 01:17
→ sedgewick : 這也是蠻奇怪的... 11/12 01:17
→ cwchang2100 : 一些耐用度,效能並沒有比民用強,這都查得到. 11/12 01:18
→ kdjf : 學術級，在ADC前做的paper那麼多，是覺得人家沒實作 11/12 01:18
→ kdjf : 硬體嗎？ 11/12 01:18
→ cwchang2100 : 不要拿啥軍龜當擋箭牌. 11/12 01:18
→ sedgewick : 不是 FPGA 而已, 我們家分工規商規設備是整個系統. 11/12 01:19
→ sedgewick : 怎麼會那一個元件出來討論? 難都難在過系統認證啊. 11/12 01:19
→ sedgewick : ardware-and-software/evaluation-boards-kits/x-ba 11/12 01:21
→ sedgewick : nd-development-platform.html 11/12 01:21
→ sedgewick : 我特別強調一遍, 電路這個我不熟... 11/12 01:23
→ sedgewick : 但說到 FPGA/CPU/GPU/DSP 之類的「用途」, 這我很熟 11/12 01:24
→ sedgewick : 至於說實體哦, 我只能摸到 TI 的雷達, 軍規的當然沒 11/12 01:26
→ sedgewick : 但民用雷達就簡單的回波作圖是有什麼好強調的!? 11/12 01:27
→ cwchang2100 : 你是在唬弄我嗎? 上面還有FPGA?? 不是說不夠快??? 11/12 01:27
→ sedgewick : 你不是只問我看過 stretch processing 的硬體沒嗎? 11/12 01:28
→ cwchang2100 : 上面一大堆ADC,類比的Stretch Processing硬體在哪?? 11/12 01:29
→ sedgewick : 那個就 ADI 的民用雷達, 它在文件說有 stretch proc 11/12 01:29
→ cwchang2100 : 請問做Stretch processing的類比硬體在哪裡?? 11/12 01:30
→ sedgewick : ADC 做完前級了啊, 不然你用什麼設備處理? O_O 11/12 01:30
→ cwchang2100 : 結果給我一個數位模擬的SDR開發平台?? 這也太落漆了 11/12 01:30
→ sedgewick : 這顆沒有推到極限, 它 pulse 頻寬大概只有 5MHz. 11/12 01:31
→ cwchang2100 : 什麼多快又多快,根本是唬爛的,就只是一個民用雷達 11/12 01:32
→ sedgewick : 所以我才說這個電路我挺不熟的... 你問我熟的才對. 11/12 01:32
→ sedgewick : 先生, 我一直都說我摸不到軍用的啊... 11/12 01:32
→ cwchang2100 : 的開發平台而已.估計你根本沒見過類比的Stretch 11/12 01:32
→ sedgewick : 軍用的, 一個 pulse 1GHz, 到處都有寫. 11/12 01:33
→ cwchang2100 : processing硬體裝置,只能唬爛1GHz的頻寬. 11/12 01:33
→ cwchang2100 : 書面資料大家都看得到,沒有那麼神奇. 11/12 01:34
→ sedgewick : wiki 有, matlab 有, rf world 也有... 11/12 01:34
→ sedgewick : 而且人家的解法統一都是 analog domain filter. 11/12 01:34
→ sedgewick : 所以我猜你也摸不到軍規雷達不是嗎!? 11/12 01:35
→ cwchang2100 : 算了,就這樣吧,我也不要逼你了.水準如何自己知道. 11/12 01:35
→ sedgewick : 那你也跑真快... 11/12 01:36
推 kdjf : 10.1109/ISCAS.2018.8351569 11/12 01:37
→ sedgewick : rapulse%20Modulation.en.html 11/12 01:38
→ kdjf : 我沒權限，這篇寫實作了硬體，IEEE應該還算可信啦 11/12 01:38
→ sedgewick : 這個 radar tutorial 也是權威... 11/12 01:38
→ sedgewick : 這個一樣說 pulse compression 內含 1GHz. 11/12 01:39
→ sedgewick : 我就覺得很奇怪, 拿著一塊板子說全世界就這樣!? 11/12 01:39
→ sedgewick : 民用雷達就那樣, 我們公司有 TI 的車用雷達. 11/12 01:40
→ sedgewick : 那個東西就沒什麼好講的, 公版點起來就會動了. O_O 11/12 01:41
→ sedgewick : kdjf 兄感謝, 這種的我是看不懂的... 11/12 01:42
推 ejsizmmy : 其實要說電路頻率也是沒錯，好一陣子電腦那主機板 11/12 01:43
→ ejsizmmy : 上的頻率不是100M就是133MHZ.... 11/12 01:43
→ ejsizmmy : 所以講到頻率其實很微妙 11/12 01:43
→ sedgewick : 其實是頻寬... XD 11/12 01:44
→ sedgewick : 其實 pulse compression 在 IEEE 有上千篇論文. 11/12 01:46
推 kdjf : 不過SE大找的硬體敘述就是direct convert, 八成是在 11/12 01:46
→ kdjf : 數位層解壓縮的 11/12 01:46
→ sedgewick : 但我被人抓住釘 FPGA 也是蠻奇怪的, 那去投一篇嘛 11/12 01:47
→ sedgewick : 既然你也這樣講那看起來是, 但這個我分不清... 11/12 01:47
→ sedgewick : 我要等 SA 畫成 datapath 我才看得懂. XD 11/12 01:48
推 ejsizmmy : 頻率跟頻寬還是正相關的，不然單看穿透性低頻訊號 11/12 08:31
→ ejsizmmy : 更穩定 11/12 08:31
推 user1120 : 推好文。我雖然不知道做雷達的訊號處理，要多快的 11/12 09:54
→ user1120 : FPGA，不過"超級多應用" 一般的 FPGA 根本不夠快， 11/12 09:55
→ user1120 : 畢竟為了能夠 re-config，可以吃的clock沒辦法高到 11/12 09:55
→ user1120 : 哪，至於軍用的FPGA是不是有獨門絕技，這就不清處了 11/12 09:56
→ squelch : 就分段取樣處理再合併處理就好了，沒有那麼困難。 11/12 11:06
→ squelch : 差別在處理結果的時間延遲會比較大，這本來就是會 11/12 11:06
→ squelch : 發生的的事。另外設備體積也比較大，吃電這樣。FPG 11/12 11:06
→ squelch : A主要用途是預先設計電路，評估可行後再做成ASIC 11/12 11:06
→ squelch : 。 FPGA可以模擬純硬體下電路延遲，但是韌體程式的 11/12 11:06
→ squelch : 時 間延遲這要設計人員自己算這樣而已。 11/12 11:06
推 Pegasus170 : 很精彩的說明 11/12 16:19
推 Pegasus170 : 所以CMS-330就是那個跟得上的系統。 11/12 16:20
推 Bf109G6 : 推 11/13 19:51
